L'invention du transistor en 1947 a ouvert l'ère de l'électronique pour l'humanité et a permis à l'informatique de se miniaturiser et de se démocratiser au grand public.

Nous allons voir maintenant, comment il est possible de réaliser des opérations logiques à l'aide de transistors. En effet, chaque processeur possède dans son jeu d'instructions des opérations booléennes (ou opérations bit à bit).

Il existe des transistors de diverses technologies, pour plus de simplicité, nous étudierons dans ce chapitre qu'un seul type de transistor: les transistors N-Mos. Dont voici le symbole électrique

Symbole électrique du transistor CMOS-N

Un transistor CMOS-N possèdent trois bornes nommées:

  • La grille G qui commande le fonctionnement du transistor,
  • Le drain D,
  • et la source S.

Une simulation de ce type de transistor est disponible en suivant ce lien: http://www.falstad.com/circuit/e-nmosfet.html

Commutation du transistor

Pour réaliser des circuits logiques, nous utilisons le transistor en interrupteur commandé.

En fonction de la tension appliquée entre la grille et la source UGSU_{GS}, le dipôle entre le drain et la source se comporte soit comme un interrupteur ouvert soit comme un interrupteur fermé.

En plus

La résistance entre le Drain et la Source dépend fortement de la tension appliquée entre la grille et la source: UGSU_{GS}, c'est une particularité des matériaux semi-conducteurs utilisés dans les transistors.

Threshold formation nowatermark.gif
By Saumitra R Mehrotra & Gerhard Klimeck, modified by Zephyris - Own work, Public Domain, Link

Dans cette simulation, la tension de seuil se situe aux alentours de 0,45V, si bien que si:
  • UGS<0,45VU_{GS} < 0,45 V: RDS+R_{DS} \to +\infty, l'interrupteur commandé est ouvert.
  • UGS>0,45VU_{GS} > 0,45 V: RDS0R_{DS} \to 0, l'interrupteur commandé est fermé.

En utilisant des tensions de commandes UGSU_{GS} n'ayant que deux valeurs: 0, ou 5V, il est possible d'utiliser le transistor comme un interrupteur placé entre les bornes DD et SS et commandé par la tension UGSU_{GS}.

Commutation du transistor CmosN

Réalisation d'une porte NON(NOT)

La fonction booléenne non(x) associe à une valeur booléenne xx son "contraire".

Sa table de vérité est:

x

non(x)

0

1

1

0

Porte Non

Schémas équivalents

Circuits équivalents circuit NON

  1. Réaliser les deux schémas équivalents au circuit pour UGS=0VU_{GS} = 0V et UGS=5VU_{GS} = 5V en remplaçant le transistor par un interrupteur.
  2. Vérifier que le circuit réalise bien la fonction booléenne sortie=NON(entreˊe)sortie=NON(entrée). On rappelle que la tension aux bornes d'un fil(ou d'un interrupteur fermé) est nulle, et la tension aux bornes d'une résistance suit la loi d'Ohm: U=RIU=RI.

Réalisation d'une porte ET(AND)

La fonction booléenne et(x, y) a la table de vérité suivante:

x

y

et(x,y)

0

0

0

0

1

0

1

0

0

1

1

1

Porte Et

Schémas équivalents

Circuits équivalents circuit ET

  1. Réaliser les quatre schémas équivalents pour les couples de tensions d'entrée (e1,e2){(0V,0V),(0V,5V),(5V,0V),(5V,5V)}(e_1, e_2) \in \left\lbrace (0V, 0V), (0V, 5V), (5V, 0V), (5V, 5V)\right\rbrace au circuit en remplaçant les transistors par des interrupteurs. 2.Vérifier que le circuit réalise bien la fonction booléenne sortie=ET(entreˊe1,entreˊe2)sortie=ET(entrée 1, entrée 2).

Réalisation d'une porte OU(OR)

La fonction booléenne ou(x,y)ou(x, y) a la table de vérité suivante:

x

y

ou(x,y)

0

0

0

0

1

1

1

0

1

1

1

1

Porte Ou

Schémas équivalents

Circuits équivalents circuit OU

  1. Réaliser les quatre schémas équivalents pour les couples de tensions d'entrée (e1,e2){(0V,0V),(0V,5V),(5V,0V),(5V,5V)}(e_1, e_2) \in \left\lbrace (0V, 0V), (0V, 5V), (5V, 0V), (5V, 5V)\right\rbraceau circuit en remplaçant les transistors par des interrupteurs. 2.Vérifier que le circuit réalise bien la fonction booléenne sortie=OU(entreˊe1,entreˊe2)sortie=OU(entrée 1, entrée 2).

Autres portes booléennes

La porte NON-ET(NAND)

Table de vérité

x

y

nand(x,y)

0

0

1

0

1

1

1

0

1

1

1

0

Schématisation

Porte NAND

La porte NON-OU (nor)

Table de vérité

x

y

nor(x,y)

0

0

1

0

1

0

1

0

0

1

1

0

Schématisation

Porte NOR

La porte OU eXclusif (xor)

Table de vérité

x

y

xor(x,y)

0

0

0

0

1

1

1

0

1

1

1

0

Schématisation

Porte XOR

La porte ET inclusif (xnor)

Table de vérité

x

y

xnor(x,y)

0

0

1

0

1

0

1

0

0

1

1

1

Schématisation Porte XNOR

Références